LD PATENT & TRADEMA

京都府京都市伏見区竹田鳥羽殿町6番地

京都府京都市伏見区竹田鳥羽殿町6番地

最終頁に続く

(19) <b>日本国特許庁 (JP)</b>			(12) 🌆	許	公	報(I	81)	(11)特許番号 <b>特許</b>	<del>]</del> 筆697	1415문
(45)発行日	令和3年	:11 <b>月24日 (202</b> 1. 1	1 <b>.24)</b>				(24)登録日	令和3年11月4	(P6 日 (202	<b>971415)</b> 1.11.4)
(51) Int.Cl.			FΙ							
СЗОВ	29/38	(2006.01)	C	3 O B	29/3	8	D			
СЗОВ	25/18	(2006.01)	C	3 O B	25/1	8				
H01L	21/31	(2006.01)	Н	01 L	21/3	1				
H01L	33/22	(2010.01)	Н	01 L	33/2	2				
H01L	33/32	(2010.01)	Н	01 L	33/3	2				
								請求項の数 36	(全	36 頁)
(21) 出願番号		特願2021-30885	(P2021-308	885)	(73)特	許権者	f 000006633			
(22) 出願日		令和3年2月26日 (2021.2.26)			京セラ株式会社					
(62) 分割の表示		特願2020-219849 (P2020-219849)			京都府京都市伏見区竹田鳥羽殿町6番地					
		の分割			(74) 代	理人	110000338			
原出願日		令和2年12月29日 (2020.12.29)				特許業務法人HARAKENΖO WOR				

----

RΚ

京セラ株式会社内

京セラ株式会社内

正木 克明

(72)発明者 神川 剛

(72)発明者

(54) 【発明の名称】半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器

令和3年2月26日 (2021.2.26)

(57)【特許請求の範囲】

【請求項1】

ベース基板と、

審査請求日

早期審查対象出願

前記ベース基板上に位置するとともに、開口部およびマスク部を有するマスク層と、 前記開口部にて露出した前記ベース基板上から前記マスク部上にわたって位置している 、GaN系半導体を含む半導体層と、を備え、

前記半導体層は、前記マスク部上に位置している第1部分と、前記開口部上に位置して いる第2部分とを有し、

前記半導体層を厚み方向に切断した断面における非貫通転位の転位密<u>度は、</u>前記<u>第2</u>部 分よりも前記第1部分の方が大きく、

10

前記第1部分の表面は電子部品形成領域を有している、半導体基板。

【請求項2】

前記第1部分において、前記半導体層の上面における<u>貫通</u>転位密度は、前記半導体層を 厚み方向に切断した断面における<u>非貫通</u>転位密度よりも小さい、請求項1に記載の半導体 基板。

【請求項3】

前記第2部分において、前記半導体層の上面における<u>貫通</u>転位密度は、前記半導体層を 厚み方向に切断した断面における<u>非貫通</u>転位密度よりも大きい、請求項1または2に記載 の半導体基板。

【請求項4】

ベース基板と、 前記ベース基板上に位置するとともに、開口部およびマスク部を有するマスク層と、 前記開口部にて露出した前記ベース基板上から前記マスク部上にわたって位置している GaN系半導体を含む半導体層と、を備え、 前記半導体層は、前記マスク部上に位置する第1部分を含み、 前記半導体層は、前記開口部と前記マスク部の中央との間に位置するエッジを有し、 前記第1部分に非貫通転位が含まれ、 前記第1部分の貫通転位密度が、5×10<sup>6</sup>/cm<sup>2</sup>以下である、半導体基板。 【請求項5】 10 平面視において、前記第1部分が前記開口部と前記マスク部の中央との間に位置する、 請求項1~3の何れか1項に記載の半導体基板。 【請求項6】 前記半導体層を厚み方向に切断した断面における、前記第1部分における非貫通転位の 転位密度は、5×10<sup>8</sup>/cm<sup>2</sup>以下である、請求項1~5の何れか1項に記載の半導体 基板。 【請求項7】 前記ベース基板は、単結晶のシリコン基板を有している、請求項1~6の何れか1項に 記載の半導体基板。 【請求項8】 20 前記マスク層は、酸化シリコン、窒化シリコン、酸窒化シリコン、または窒化チタンを 含む、請求項1~7の何れか1項に記載の半導体基板。 【請求項9】 前記開口部は、前記半導体層の<1-100>方向に延びるスリット形状である、請求 項1~8の何れか1項に記載の半導体基板。 【請求項10】 前記開口部の幅は、0.1μm以上30μm以下である、請求項1~9の何れか1項に 記載の半導体基板。 【請求項11】 前記ベース基板は、 30 主 基 板 と、 前記主基板上に位置するとともに少なくとも前記マスク層の開口部に重なる、GaN 系半導体を含む半導体膜と、を有しており、 前記半導体層は、前記半導体膜に接触する、請求項1~10の何れか1項に記載の半導 体基板。 【請求項12】 前記半導体層は、前記第1部分において、 前記マスク部上に位置した第3部分と、 前記第3部分よりも前記半導体層の表面側に位置するとともに前記第3部分よりも非 貫通転位密度の小さい第4部分と、を有する請求項1~11の何れか1項に記載の半導体 40 基板。 【請求項13】 前記半導体層を厚み方向に切断した断面において、前記第1部分の不純物濃度は、前記 第2部分の不純物濃度よりも大きい、請求項1に記載の半導体基板。 【請求項14】 前記半導体層は、前記第1部分において、 前記マスク部上に位置した第3部分と、 前記第3部分よりも前記半導体層の表面側に位置するとともに第3部分よりも不純物 濃度の小さい第4部分と、を有する請求項1~11の何れか1項に記載の半導体基板。

【請求項15】

前記半導体層は、前記第1部分において前記半導体層の厚み方向における前記第3部分 50

(2)

【請求項30】

前記第2部分は、前記第1部分よりも貫通転位の転位密度が高い、請求項<u>1に</u>記載の半 導体基板。

【請求項31】

前記開口部は長手形状を有し、

前記第1部分は、平面視において、前記開口部の長手方向におけるサイズが100µm 以上である、請求項1~30の何れか1項に記載の半導体基板。

【請求項32】

前記半導体層は、前記半導体層を厚み方向に切断した断面において、前記半導体層を厚み方向に貫通する複数の貫通転位を有しており、

前記複数の貫通転位の全ては、前記開口部を通る、請求項1~31の何れか1項に記載 <sup>10</sup> の半導体基板。

【請求項33】

ベース基板と、前記ベース基板よりも上層に位置するとともに、開口部およびマスク部 を有するマスク層とを含むテンプレート基板を準備する工程と、

前記マスク部上に位置し、GaN系半導体を含む第1部分と、前記開口部上に位置し、GaN系半導体を含む第2部分とを、前記第<u>1部</u>分を厚み方向に切断した断面における非 貫通転位の転位密度が、前記第<u>2部</u>分を厚み方向に切断した断面における非貫通転位の転 位密度よりも<u>大きくな</u>るように形成する工程と、を含む、半導体基板の製造方法。 【請求項34】

ベース基板と、前記ベース基板よりも上層に位置するとともに、開口部およびマスク部 20 を有するマスク層とを含むテンプレート基板上に、前記マスク部上に位置し、GaN系半 導体を含む第1部分と、前記開口部上に位置し、GaN系半導体を含む第2部分とを、前 記第<u>1部</u>分を厚み方向に切断した断面における非貫通転位の転位密度が、前記第<u>2部</u>分を 厚み方向に切断した断面における非貫通転位の転位密度よりも<u>大きくな</u>るように形成する 半導体層形成部と、

前記半導体層形成部を制御する制御部とを備える、半導体基板の製造装置。

【請求項35】

請求項1~32の何れか1項に記載の半導体基板のうち少なくとも前記半導体層を備え る電子部品。

【請求項36】

請求項35に記載の電子部品を備える電子機器。

【発明の詳細な説明】

【技術分野】

[0001]

本開示は、半導体基板、半導体基板の製造方法、電子部品および電子機器に関し、より 詳細には、窒化ガリウム系半導体素子に適用できる半導体基板およびその製造方法、並び に、窒化ガリウム系半導体素子を含む電子部品および電子機器に関する。

【背景技術】

[0002]

GaN(窒化ガリウム)を用いた半導体装置は、一般的にSi(シリコン)からなる半 40 導体装置よりも電力変換効率が高い。これにより、GaNを用いた半導体装置は、Siか らなる半導体装置よりも電力損失が小さいので、省エネルギー効果が期待される。 【0003】

従来、GaNを用いた半導体装置を製造するために、GaN系半導体素子を形成する技術に関する研究が行われている。一般に、半導体薄膜成長により基板上に形成されたGaN系薄膜は、貫通転位等の欠陥(結晶格子における欠陥)を多く有している。

【0004】

そのようなGaN系薄膜における貫通転位を低減する技術として、ELO(Epitaxial L ateral Overgrowth)法等の選択成長技術が知られている(例えば、特許文献1、2、非特許文献1を参照)。

[0005]具体的には、非特許文献1には、サファイア基板上に、GaN下地層と、開口部を有す る酸化シリコン(SiO。)層とをこの順に形成した基板を用いて、ELO法によりGa N系半導体層を形成する技術について記載されている。 【先行技術文献】 【特許文献】 [0006]【特許文献1】特開2013-251304号公報 【特許文献2】特開2011-66398号公報 【非特許文献】 [0007]【非特許文献1】A.Usui, H.Sunakawa, A.Sasaki, and A.Yamaguchi, "Thick GaN Epitax ial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy", Japanes e Journal of Applied Physics, 1997年7月15日, vol.36, Pt. 2, No. 7B, p.L899-L902 【発明の概要】 【発明が解決しようとする課題】

(5)

[0008]

このような技術では、GaN系半導体層のさらなる品質向上が強く要求されている。 【課題を解決するための手段】

[0009]

本開示の一態様における半導体基板は、ベース基板と、前記ベース基板上に位置すると ともに、開口部およびマスク部を有するマスク層と、前記開口部にて露出した前記ベース 基板上から前記マスク部上にわたって位置している、GaN系半導体を含む半導体層と、 を備え、前記半導体層は、前記マスク部上に位置している第1部分と、前記開口部上に位 置している<u>第2部分とを有し、</u>前記半導体層を厚み方向に切断した断面における非貫通転 位の転位密<u>度は、</u>前記<u>第2</u>部分より<u>も前記第1</u>部分<u>の方が大きく、前記第1部分の表面は</u> 電子部品形成領域を有している。

[0010]

また、本開示の一態様における半導体基板は、ベース基板と、前記ベース基板上に位置 するとともに、開口部およびマスク部を有するマスク層と、前記開口部にて露出した前記 ベース基板上から前記マスク部上にわたって位置している、GaN系半導体を含む半導体 層と、を備え、前記半導体層は、前記マスク部上に位置する第1部分を含み、<u>前記半導体</u> 層は、前記開口部と前記マスク部の中央との間に位置するエッジを有し、</u>前記第1部分に 非貫通転位が含まれ、前記第1部分の貫通転位密度が、5×10<sup>6</sup>/cm<sup>2</sup>以下である。 【0011】

また、本開示の一態様における半導体基板の製造方法は、ベース基板と、前記ベース基 板よりも上層に位置するとともに、開口部およびマスク部を有するマスク層とを含むテン プレート基板を準備する工程と、前記マスク部上に位置し、GaN系半導体を含む第1部 分と、前記開口部上に位置し、GaN系半導体を含む第2部分とを、前記第<u>1部</u>分を厚み 方向に切断した断面における非貫通転位の転位密度が、前記第<u>2部</u>分を厚み方向に切断し た断面における非貫通転位の転位密度よりも<u>大きくな</u>るように形成する工程と、を含む。 【0012】

また、本開示の一態様における半導体基板の製造装置は、ベース基板と、前記ベース基 板よりも上層に位置するとともに、開口部およびマスク部を有するマスク層とを含むテン プレート基板上に、前記マスク部上に位置し、GaN系半導体を含む第1部分と、前記開 口部上に位置し、GaN系半導体を含む第2部分とを、前記第1部分を厚み方向に切断し た断面における非貫通転位の転位密度が、前記第2部分を厚み方向に切断した断面におけ る非貫通転位の転位密度よりも大きくなるように形成する半導体層形成部と、前記半導体 層形成部を制御する制御部とを備える。

【発明の効果】

50

10

20

30

【0013】

本開示の一態様によれば、第1部分の貫通転位の転位密度を低減させ、GaN系半導体 層の品質を向上させることができる。

(6)

【図面の簡単な説明】

【0014】

【図1A】本開示の実施形態1における半導体基板の有する転位を模式的に示す平面図で ある。

10

【図1B】図1AのIB-IB線の矢視断面図であって、半導体基板の有する転位を模式 的に示す断面図である。 【図2A】本開示の実施形態1における半導体基板の表面をCL測定して得られたCL像

の一例を示す写真である。

【図2B】図2Aの半導体基板のm面断面をCL測定して得られたCL像の一例を示す写 真である。

【図3】本開示の実施形態1における半導体基板について説明するための図である。

【図4】デバイス積層構造を形成した半導体基板について説明するための断面図である。

【図5】図4の一部を拡大した図であって、デバイス積層構造について説明するための断 面図である。

20

【図6A】LEDを製造するデバイスプロセスの一例について説明するための図である。 【図6B】図6Aのデバイスプロセス後の第1の中間デバイスに対してエッチング処理を 行った後の第2の中間デバイスの様子を模式的に示す断面図である。

【図6C】スタンプを用いて発光素子をマスク部から剥離する様子を示す断面図である。 【図7】発光素子をフリップチップにより回路基板上に実装した構成例を示す断面図であ る。

【図8】発光素子が回路基板に実装されたマイクロLEDディスプレイの一部を示した図である。

【図9】GaN系半導体層の横方向成長の一例を示す断面図である。

【図10A】本開示の実施形態4における半導体基板の備えるテンプレート基板の断面図 30 である。

【図10B】本開示の実施形態4における半導体基板についてGaN系半導体層の会合前の状態を示す断面図である。

【図10C】図10Bに示す状態の後、GaN系半導体層が会合して成長した状態の半導体基板を示す断面図である。

【図11A】本開示の実施形態4における半導体基板についてGaN系半導体層の成膜中の状態を示す断面図である。

【図11B】図11Aに示す状態の後、GaN系半導体層の会合時の状態の半導体基板を示す断面図である。

【図11C】図11Bに示す状態の後、GaN系半導体層が会合して成長した状態の半導 40 体基板を示す断面図である。

【図12】半導体基板の製造方法の一例を示すフローチャートである。

【図13】半導体基板の製造装置の構成例を示すブロック図である。

【発明を実施するための形態】

**[**0015**]** 

以下、実施の形態について図面を参照して説明する。なお、以下の記載は発明の趣旨を よりよく理解させるためのものであり、特に指定のない限り、本開示を限定するものでは ない。本明細書において特記しない限り、数値範囲を表す「A~B」は、「A以上B以下 」を意味する。また、本出願における各図面に記載した構成の形状および寸法(長さ、幅 等)は、実際の形状および寸法を必ずしも反映させたものではなく、図面の明瞭化および

簡略化のために適宜変更している。

【0016】

以下の説明においては、本開示の一態様における半導体基板およびその製造方法についての理解を容易にするために、始めに、本開示の知見について概略的に説明する。 【0017】

(本開示の知見の概要)

基板上にGaN系半導体層を製造する場合、GaN系半導体層に欠陥(貫通転位など) が発生する等の様々な課題がある。この問題は、特にGaN系半導体とは異なる種類の材 質の基板(以下、異種基板と称することがある)を用いて、異種基板上にGaN系半導体 層を製造する場合に顕著である。

【0018】

G a N 系半導体層の欠陥を低減する手段として、例えば、 E L O 法によって G a N 系半 導体層(「 E L O - G a N 系半導体層」ともいう)を形成することがある。具体的には、 ストライプ状のマスク部とストライプ状の開口部とを有している成長マスク層を使用して 、開口部から G a N 系半導体層を成長させるとともに、マスク部上に G a N 系半導体層を 横方向成長させる。そして、複数の開口部から成長した複数の G a N 系半導体層に基づい て 1 つのデバイスを作成している。

【0019】

しかしながら、近年、例えばマイクロLEDのような微小チップのデバイスに対する需要が高まっており、例えば赤色発光するGaN系のマイクロLEDでは、欠陥に対する要求がさらに厳しくなっており、高品質なGaN系半導体層を有する半導体基板が求められる。また、従来よりもさらに大面積の活性領域を有するELO-GaN系半導体層を実現できれば、そのようなELO-GaN系半導体層を有する半導体基板は、例えばGaN系の半導体素子(例えばマイクロLEDチップ)の製造に好適に利用することができる。 【0020】

この点、従来のELO法によってGaN系半導体層の幅を広く成膜することについて報告されている例は少ない。これは、ELO法によって幅の広い高品位なGaN系半導体層を成膜することは容易ではないことが一因である。マスク部上において横方向に広く成膜した(幅広に横方向成長させて形成した)ELO-GaN系半導体層にどのような欠陥が発生するのか明らかでなく、ELO-GaN系半導体層における欠陥の発生原因および当該欠陥を低減する方法についての研究は未だ充分でない。

30

40

20

10

【0021】

これに対して、本発明者らは、鋭意研究の結果、概して以下のことを見出した。すなわち、マスク部上のELO-GaN系半導体層(後述する第1部分)における欠陥(例えば、転位、不純物)について詳細に調査し、その結果、上記第1部分の表面におけるデバイスが形成可能な領域の品質を向上させることができる条件を見出した。

【 0 0 2 2 】

また、本開示の一態様における半導体基板は、成長マスク層のマスク部の幅を従来より も広くして、比較的幅の広いELO-GaN系半導体層を形成した場合でも、デバイスが 形成可能な高品位な領域の面積を広く確保することができることを見出した。

【0023】

これは、例えば、マスク部上のELO-G a N系半導体層の内部において転位(典型的には基底面転位)を積極的に発生させることにより実現できる。すなわち、マスク部上の ELO-G a N系半導体層の内部応力を緩和させることができ、マスク部上のELO-G a N系半導体層の表面および表面近傍部における転位の密度を効果的に低減させることが できる。なお、これまでのところ、本発明者らの認識する限り、マスク部上のELO-G a N系半導体層の内部の転位についての詳細な報告例は見受けられない。

【0024】

〔実施形態1〕

以下、本開示の一実施形態について、図面を参照して説明する。本実施形態では、説明 50

10

20

30

40

の平明化のために、単個のGaN系半導体層を有する半導体基板について説明する。なお 、詳しくは後述するように、本実施形態の半導体基板は、GaN系半導体層の一部がエッ チング等により除去されてもよく、この場合、単個のGaN系半導体層が分割されてよい 。これにより形成された複数のGaN系半導体層を有する半導体基板も、本開示の一態様 における半導体基板の範疇に入ることは勿論である。

【0025】

(GaN系半導体層における表面および内部の転位)

先ず、本開示の一実施形態における半導体基板のGaN系半導体層に生じる転位について、図1および図2を用いて説明する。図1Aは、本実施形態における半導体基板1の表面に存在する転位(当該表面において観察可能な転位)を模式的に示す平面図である。図1Bは、図1Aに示す半導体基板1のIB-IB線矢視断面図であって、半導体基板1の内部に存在する欠陥(当該断面において観察可能な転位)を模式的に示す断面図である。 【0026】

図1 A および図1 B に示すように、半導体基板1 は、テンプレート基板10と、G a N 系半導体層20とを有している。テンプレート基板10は、ベース基板11とマスク層1 2とを有している。ベース基板11は、主基板110および下地層(半導体膜)111を 有している。マスク層12は、開口部120およびマスク部121を有している。G a N 系半導体層20は、G a N またはG a N 系半導体を含み、開口部120にて露出したベー ス基板11上からマスク部121上にわたって位置している。半導体基板1の各部の詳細 については後述する。

[0027]

ここで、図1Aおよび図1Bにおいて、説明の便宜上、半導体基板1の厚み方向をZ軸 方向、マスク層12における開口部120の延びる方向をY軸方向、Z軸方向およびY軸 方向の両方に直交する方向をX軸方向として規定する。また、図1Aおよび図1Bにおい て、XYZ軸のそれぞれにおける正方向を矢印で示している。なお、本明細書における以 下の説明においても同様にXYZ軸を規定し、図中にXYZ軸を図示する。

【0028】

本実施形態における半導体基板1は、テンプレート基板10上にc面成膜したGaN系 半導体層20を有している。半導体基板1は、開口部120の延びる方向(図1Aおよび 図1Bに示すY方向)がGaN系半導体層20の<1-100>方向であり、開口部12 0の延びる方向に直交する方向(図1Aおよび図1Bに示すX方向)がGaN系半導体層 20の<11-20>方向である。

【0029】

半導体基板1におけるGaN系半導体層20は、(i)マスク部121上に位置している第1部分S1(前述の翼部Wに対応)と、(ii)開口部120上に位置している第2部分S2(前述の胴体部Bに対応)と、を有している。第1部分S1は、GaN系半導体層20における、平面視においてマスク部121と重なる部分であるとも言える。また、第2部分S2は、GaN系半導体層20における、平面視において開口部120と重なる部分であるとも言える。

[0030]

G a N 系半導体層20は、第2部分S2において、開口部120に位置する部分からG a N 系半導体層20の表面または表層まで延びる多数の貫通転位D1を有している。貫通 転位D1は、例えば主基板110およびベース基板11とGaN系半導体層20との格子 定数差または熱膨張係数差等に起因する歪によって発生するものであり、GaN系半導体 層20の厚み方向に沿って、GaN系半導体層20の下面または内部から上層部(表層) にわたって線状に延びた転位である。貫通転位D1は、GaN系半導体層20の表面につ いて、後述するようにCL (Cathode luminescence)測定を行うことにより観察可能であ る。

[0031]

なお、図1Aにおいて貫通転位D1を黒丸にて示しているが、図1Aは模式図であって 50

、貫通転位D1の大きさ、数、分布等は図1Aに示す黒丸に限定されないことは勿論であ る。

【 0 0 3 2 】

G a N 系半導体層 2 0 は、第1部分 S 1 の表面において低転位領域 A R 1 を有している。低転位領域 A R 1 は、C L 測定により得られる C L 像において、例えば、5 × 1 0<sup>6</sup> / c m<sup>2</sup> 以下の貫通転位 D 1 を有している。このような低転位領域 A R 1 は、半導体デバイスの活性領域として好適に用いることができる。

【0033】

本実施形態における半導体基板1は、第1部分S1に貫通転位D1が含まれ、第1部分 S1の貫通転位密度が、5×10<sup>6</sup> / cm<sup>2</sup> 以下であってよく、1×10<sup>6</sup> / cm<sup>2</sup> 以下 <sup>10</sup> であってよい。

【 0 0 3 4 】

なお、低転位領域AR1は、例えば第2部分S2に比較して、1/500倍の貫通転位 密度になっていてもよい。さらに、低転位領域AR1は、貫通転位D1を検出できない( 確認できない)程度にまで、表面の貫通転位D1の転位密度が低減された領域であっても よい。

【 0 0 3 5 】

なお、図1Aにおいて破線にて示す低転位領域AR1は一例であって、低転位領域AR 1の位置および大きさはこの例に限定されない。低転位領域AR1は、図1Aにおいて、 図示を省略している領域にまで広がるように、X軸方向またはY軸方向にさらに長く延び ていてよい。

20

【 0 0 3 6 】

図1 B に示す断面は、本実施形態における半導体基板1を厚み方向に切断した断面である。この断面は、X 軸方向(G a N 系半導体層20の<11-20>方向)とZ 軸方向(G a N 系半導体層20の<001>方向)とを面内方向に含む面である。また、この断面は、半導体基板1をY 軸方向(G a N 系半導体層20の<1-100>方向)に垂直な面(すなわちG a N 系半導体層20のm面)で切ったときの断面であると言えるので、本明細書において以下ではm面断面と称する。

【0037】

上記m面断面についてCL測定を行い詳細に調査した結果、以下のことがわかった。半30 導体基板1のGaN系半導体層20は、第1部分S1の内部に、上記貫通転位D1とは異 なる非貫通転位D2を有する。より具体的には、非貫通転位D2は、貫通転位D1と異な り、GaN系半導体層20の下面または内部から表層にわたって線状に延びていない転位 を指す。また、この非貫通転位D2とは、後述するように、上記m面断面についてCL法 を用いて観察したときに得られるCL像において計測可能な転位を意味する。そのため、 非貫通転位D2は、上記m面断面において計測可能にあらわれる「可計測転位」とも表現 でき、本開示の半導体基板1において注目される「注目転位」とも表現できる。

【0038】

非貫通転位D2は、基底面転位を含んでいてよい。GaN系半導体層20では、基底面 はc面であり、基底面転位とは、転位の伝播方向が基底面(c面)内にある欠陥であって よい。また本開示において、非貫通転位D2は、GaN系半導体層20の表面に貫通(露 出)していない転位である。そのため、第1部分S1の内部に存在する非貫通転位D2は 、GaN系半導体層20の表面に形成(成膜)される半導体デバイスに対して、当該半導 体デバイスの性能を悪化させるような影響を与えにくい転位である。

[0039]

なお、図1Bにおいて非貫通転位D2を白丸にて示しているが、図1Bは模式図であって、非貫通転位D2の大きさ、数、分布等は図1Bに示す白丸に限定されないことは勿論である。

[0040]

半導体基板1の一例におけるCL像を図2に示す。図2Aは、半導体基板1の表面をC 50

L測定して得られたCL像の一例を示す写真である。図2Bは、半導体基板1のm面断面 をCL測定して得られたCL像の一例を示す写真である。このようなCL像は、例えば、 へき開または気相エッチングなどの方法を用いることによって半導体基板1の断面を露出 させ、当該断面に電子線を照射して各種の物質を励起し、当該断面からの発光を測定する ことにより得られる。

【0041】

図2Aに示すように、CL像において、第2部分S2の表面(GaN系半導体層20の 上面)に多数の暗点が観察される。具体的には、半導体基板1は、図2Aに示すように、 GaN系半導体層20における第2部分S2の表面に露出した多数の転位(貫通転位D1 )を有する。一方で、半導体基板1は、GaN系半導体層20における第1部分S1の表 面には貫通転位D1をほとんど有しない(第1部分S1の表面では貫通転位D1を観察で きない)。

【0042】

また、図2Bに示すように、第1部分S1の内部(GaN系半導体層20の内部)にも 暗点が観察される。CL像において示されるこのような暗点は転位を示すことが知られて いる。具体的には、半導体基板1は、GaN系半導体層20における第1部分S1の内部 に多数の非貫通転位D2を有する。なお、ここで、上記m面断面のCL像において、第1 部分S1の内部にコントラストの異なる複数の領域が見られる。一般に、CL像において 不純物濃度の比較的高いところは明度が高くなる。そのため、GaN系半導体層20の成 長する際に取り込まれた不純物濃度の違いによって、コントラストの異なる複数の領域が 存在していると考えられる。

【0043】

また、上記m面断面のCL像において、一部または全部の貫通転位D1が観察されることがある。例えば、上記m面断面を形成する前のGaN系半導体層20の内部にて上記m 面断面に相当する部分を斜めに横切るように延びていた貫通転位D1は、上記m面断面の CL像において当該貫通転位D1の一部が線状に観察され得る。

[0044]

(転位密度について)

本開示において、GaN系半導体層20の上面における転位密度とは、CL像にてGaN系半導体層20の上面(例えば図2Aに示すようなCL像)から暗点として観察される、GaN系半導体層20の表層における計測可能な転位(典型的には貫通転位D1)の密度である。なお、CL像では内部が少し透けて見えるため、上記表層は、表面および表面近傍の部分(例えば表面からGaN系半導体層20の厚みの10%の深さまでの部分)を含んでよい。

【0045】

例えば、第1部分S1において、GaN系半導体層20の上面における転位密度は、以下のように算出される。すなわち、GaN系半導体層20の上面における第1部分S1の 所定の面積(例えば25µm<sup>2</sup>以上の面積)にて検出された貫通転位D1の数を、当該面 における第1部分S1の当該所定の面積で除した値として求められる。第2部分S2にお いても同様に、GaN系半導体層20の上面における所定の面積(例えば10µm<sup>2</sup>以上 の面積)にて検出された貫通転位D1の数を、当該面における第2部分S2の当該所定の 面積で除した値として求められる。

【0046】

また、本開示において、GaN系半導体層20の上記m面断面における転位密度とは、 CL像にてGaN系半導体層20の上記m面断面に暗点として観察される、計測可能な転 位(非貫通転位D2)の密度である。

【0047】

例えば、第1部分S1において、GaN系半導体層20の上記m面断面における転位密 度は、以下のように算出される。すなわち、GaN系半導体層20の上記m面断面におけ る第1部分S1の所定の面積(例えば30μm<sup>2</sup>以上の面積)にて検出された非貫通転位 10

20



D2の数を、当該面における第1部分S1の当該所定の面積で除した値として求められる 。第2部分S2においても同様に、GaN系半導体層20の上記m面断面における所定の 面積(例えば3µm<sup>2</sup>以上の面積)にて検出された非貫通転位D2の数を、当該面におけ る第2部分S2の当該所定の面積で除した値として求められる。

[0048]

本明細書における以下の説明においても、或る部分の転位密度は、上記したことと同様 に算出されてよい。

[0049]

G a N 系半導体層20における第1部分S1および第2部分S2の転位密度の関係につ いて、詳しくは後述する。

10

[0050]

(半導体基板)

本実施形態における半導体基板1について、図3を用いて以下に説明する。図3は、本 実施形態における半導体基板1について説明するための図である。図3では、Z軸方向に おける正から負の向きにてGaN系半導体層20を見たとき(半導体基板1を平面視した とき)の半導体基板1の平面図と、Y軸方向に垂直な面で切ったときの半導体基板1の断 面図(上記m面断面を示す図)と、を示している。

[0051]

(ベース基板)

20 半導体基板1におけるベース基板11は、主基板110および下地層111を有してい る。

[0052]

(主基板)

主基板110としては、前述のように、GaN系半導体と異なる材質の基板(異種基板 )であってよい。上記異種基板の例を挙げると、サファイア(Al,O,)基板、シリコ ン(Si)基板、炭化シリコン(SiC)基板などであるが、これらに限定されるもので はない。異種基板は、GaN系半導体と異なる種類の物質からなる基板であってもよい。 [0053]

主基板110は、各種材質の単結晶の基板であってよい。主基板110の面方位は、材 質に対応して下記のようになっていてもよい。例えば、主基板110は、材質がSiであ れば(111)面の面方位となっていてもよく、材質がA1,〇,であれば(0001) 面の面方位(c面)となっていてもよく、材質がSiCであれば6H-SiCの(000 1)面の面方位となっていてもよい。

[0054]

主基板110は、下地層111を形成した状態(ベース基板11を形成した状態)にお いて、 E L O 法により G a N 系 半導体 層 2 0 を 成 膜 可 能 で あ れ ば よ く 、 主 基 板 1 1 0 の 形 状、材質、および面方位は特に限定されない。但し、基本的に、GaN系半導体層20を 好適に成膜させる観点から、GaN系半導体層20は、ベース基板11の表面を起点とし て c 面 (基底面) 成膜させることにより形成されることが好ましい。そのため、主基板 1 10は、下地層111を形成した状態(ベース基板11を形成した状態)において、EL O法によりGaN系半導体層20を(0001)面方位に成長させる起点となることがで きる基板であることが好ましい。

[0055]

なお、主基板110は、GaN系半導体の材質の基板(例えばGaN基板)であっても よい。GaN系半導体としては、AIGaN、AIGaInN、InGaN等が挙げられ る。

[0056]

(下地層)

また、ベース基板11における下地層111は、GaNまたはGaN系半導体を含有す る薄膜(以下、GaN系薄膜と称することがある)を含む。上記GaN系薄膜は、GaN 50

40

系半導体層20に対応するように構成される。つまり、上記GaN系薄膜の組成は、GaN系半導体層20の組成に対応していることが好ましい。これは、上記GaN系薄膜は、GaN系半導体層20の成膜時に、GaN系半導体層20の成長の起点となるためである。そのため、下地層111は、少なくともマスク層12の開口部120に重なるように位置していればよい。また、下地層111は、GaN系半導体層20を成膜する前の時点において、マスク層12の開口部120にて露出する。下地層111に含まれる上記GaN系薄膜がマスク層12の開口部120にて露出することが好ましい。

(12)

【0057】

下地層111に含まれるGaN系半導体としては、AlGaN、AlGaInN、In GaN等が挙げられる。なお。GaN系半導体としては、これらに限定されない。 【0058】

下地層111は、窒化アルミニウム(A1N)層を含んでいてよい。このA1N層は、 例えば、厚みが10nm程度から5µm程度であってよい。

【0059】

主基板110がSiを含む材質である場合、下地層111は、A1N層を含むことが好ましい。A1N層を含む下地層111が設けられることにより、主基板110とGaN系 半導体層20とをA1N層によって分離することができる。そのため、例えば、後工程に おいてGaN系半導体層20を形成する際に、主基板110に含まれるSiと、GaN系 半導体層20のGaNとが互いに溶融(メルトバック)する現象の発生を防止することが できる。

[0060]

下地層111は、多層膜であってもよい。また、下地層111が多層膜である場合、A 1 N層を含んでいてもよい。この多層膜としては、例えば、A1<sub>0.7</sub>Ga<sub>0.3</sub>N層/ A1<sub>0.3</sub>Ga<sub>0.7</sub>N層、等のようにA1組成が段階的にGaNに近づく多層膜であっ てもよい。このような多層膜は、有機金属化学気相成長(MOCVD)法を用いて容易に 成膜することができる。下地層111が多層膜であることにより、GaN系半導体層20 に生じる、主基板110(例えばSi基板)からの応力を緩和することができる。 【0061】

例えば、MOCVD法により、主基板110としてのSi(111)基板上に、下地層 111としてAIN層/AIGaN層/GaN層の積層体を成膜する。下地層111に含 まれるAIGaN層は多層膜であってよく、当該多層膜は、複数のAIGaN層であって 、乙軸正方向においてA1組成が段階的に小さくなる(GaNに近づく)ようになってい てもよい。

[0062]

下地層111は、厚みが0.1µm以上10.0µm以下であってよく、0.2µm以 上6.0µm以下であってもよい。また、半導体基板1において、下地層111の厚みが 、マスク層12におけるマスク部121の厚みよりも厚くなっていてもよい。

[0063]

なお、図3では、単一の層として下地層111を図示しているが、上述のように、下地 層111は複数の層を有していてもよい。また、下地層111は、カーボンを含む層を有 <sup>40</sup> していてもよい。

【0064】

以上のように、本実施形態における半導体基板1では、ベース基板11は、主基板11 0と、主基板110上に位置するとともに少なくともマスク層12の開口部120に重な る、GaNまたはGaN系半導体を含む下地層111と、を有している。GaN系半導体 層20は、下地層111に接触する。これにより、開口部120に重なる下地層1111か ら、GaN系半導体層20を好適に成長させることができる。なお、本実施形態では、下 地層111は、マスク層12のマスク部121と主基板110との間にも位置している。 【0065】

(マスク層)

10

20

半導体基板1におけるマスク層12は、GaN系半導体層20を選択成長させるために ELO法において用いられる成長マスクである。マスク層12は、GaN系半導体層20 の成長の起点が、開口部120にて露出したベース基板11上となるように、ベース基板 11上の少なくとも一部を覆うマスク部121を有している。マスク層12は、ベース基 板11の上層に形成されていればよく、半導体基板1は、ベース基板11とマスク層12 との間に別の層を有していてもよい。

(13)

[0066]

マスク層12のマスク部121は、例えばシリコンの酸化膜(例えばSiO。)、窒化 チタン膜(TiNなど)、窒化シリコン膜(SiNなど)、酸窒化シリコン膜(例えばS iON)等の絶縁膜により形成されていてよい。また、マスク層12として、以上に例示 した膜を含む多層膜を用いてもよく、当該多層膜は他の材料の膜を含んでいてもよい。ま た、マスク層12として、金属膜(貴金属、高融点金属など)を用いることもできる。ベ ース基板11上にマスク層12を形成することによりテンプレート基板10が得られる。 本実施形態では、マスク層12は、単層のSiOっからなる。

[0067]

マスク部121として、シリコンの窒化膜(SiN×膜)またはシリコンの酸窒化膜( SiON膜)を用いてもよい。その結果、マスク層12が、例えばSiOっなどからなる 場合と比較して、マスク層12とGaN系半導体層20との接着強度を低減させることが でき、後にGaN系半導体層20をマスク部121から剥離する際に、剥離が容易になる

[0068]

上記のような観点から、マスク層12は、下地層111とGaN系半導体層20との間 において、SiOx/SiNx、またはSiNx/SiOxのような2層構造となってい てもよい。

[0069]

また、半導体基板1は、下地層111/SiNx/SiOx/SiNx/GaN系半導 体層20のような層構造を有していてもよく、マスク層12は、SiOxの両側をSiN ×で挟んだ三層構造となっていてもよい。マスク層12は、シリコンの窒化膜の単膜でも よいことはもちろんである。マスク層12は、GaN系半導体層20とマスク部121と の剥離を容易にすることを目的として、GaN系半導体層20と接する側にSiNx膜を 有する構造であることがより好ましい。

[0070]

なお、ELO法に一般的に用いられるシリコンの酸化膜(SiOx膜)をマスク層12 とした場合であっても、マスク層12の成膜条件、GaN系半導体層20の成膜条件等の 最適化により、剥離を容易にすることができる。これらの成膜条件については、半導体基 板1の製造方法の説明と合わせて後述する。

[0071]

以上のように、マスク層12は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコ ン、または窒化チタンを含んでいてもよい。半導体基板1は、上述した材質のマスク層1 2 を用いて形成することができる。また、マスク層12は、窒化物を用いてもよい。 [0072]

マスク層12は、例えば、長手方向における長さが100µm以上25cm以下であっ てよい。マスク層12の長手方向における長さは、開口部120の長手方向における長さ または、マスク部121の長手方向における長さであるともいえる。マスク層12の厚 み(すなわちマスク部121の厚み)は100nmから4µm程度であってよく、好まし くは150nmから2µm程度であってよい。

また、マスク層12は、隣り合う2つのマスク部121のそれぞれにおける側面によっ て挟まれる空間が開口部120となっている。 [0074]

マスク層12における開口部120は、GaN系半導体層20の<1-100>方向に 延びるスリット形状を有している。図3におけるY軸方向はGaN系半導体層20の<1 -100>方向であり、X軸方向はGaN系半導体層20の<11-20>方向である。 開口部120がスリット形状を有しているため、ELO法によって、テンプレート基板1 0上にGaN系半導体層20を好適に成長させることができる。

【0075】

開口部120の開口幅W1は、0.1µm以上30µm以下であってよく、1µm以上 6µm以下であってよい。開口幅W1が狭くなるほど、開口部120からGaN系半導体 層20に伝搬する貫通転位D1の数は減少する。また、GaN系半導体層20をテンプレ ート基板10から機械的に剥離することが容易になる。

【0076】

さらに、開口幅W1が狭くなるほど、GaN系半導体層20において、活性領域となる 低転位領域AR1の有効面積を大きくすることができる。活性領域とは、発光素子であれ ば発光する領域であり、通常pコンタクト電極が形成され、電流が注入される領域である 。これにより、広い面積で発光するLEDデバイスを得ることができる。また、リッジス トライプ幅を拡大でき、高出力レーザデバイスを得ることができる。

【0077】

本実施形態における半導体基板1において、開口部120は、ベース基板11側の開口 幅がGaN系半導体層20側の開口幅よりも小さい形状を有している。また、開口部12 0は、Z軸正方向に向かうにつれて幅が次第に大きくなるテーパ形状を有していてもよい 。言い換えれば、マスク部121のX軸方向における側面が傾斜していてもよい。半導体 基板1は、開口部120を形成するマスク部121のX軸方向における側面と、ベース基 板11の表面との成す角が鋭角である。半導体基板1は、開口部120を形成するマスク 部121のX軸方向における側面と、マスク部121におけるベース基板11から遠い方 の表面との成す角が鈍角である。その結果、GaN系半導体層20を成長させる際に、マ スク部121上にスムーズに乗り上げて横方向成長させることができ、GaN系半導体層 20の品質を向上させやすい。

【0078】

開口部120がテーパ形状となっている場合、開口部120の開口幅W1は、上記m面 断面において、開口部120を形成する2つのマスク部121のそれぞれの傾斜した側面 と、ベース基板11の表面と、の交点として特定される2つの点(点P1および点P2) の間の距離である。

[0079]

(GaN系半導体層)

本実施形態における半導体基板1では、基本的に、GaN系半導体層20はc面(基底面)成膜によって形成されており、具体的には、(0001)面方位に島状に成長することにより形成されている。この場合、開口部120に露出した下地層111の表面にGaN系半導体層20が選択成長し、引き続いてマスク部121上に横方向成長することによりマスク部121上にGaN系半導体層20が成長する。

[0080]

40

10

20

30

G a N 系半導体層 2 0 は、G a N またはG a N 系半導体を含む層である。G a N 系半導体層 2 0 は、半導体素子に応じて適宜構成されてよく、n 型、 i 型およびp 型のうちの少なくとも一つの導電型を有していてもよい。

【0081】

G a N 系半導体層20を構成する層は、具体的には、例えば、G a N 層、A 1 G a N 層 、A 1 G a I n N 層、I n G a N 層などであってよい。つまり、G a N 系半導体層20に 含まれるG a N 系半導体としては、A 1 G a N、A 1 G a I n N、I n G a N等が挙げら れる。また、G a N 系半導体層20としての、G a N またはG a N 系半導体を含む層は、 アンドープ層であってもよく、ドープされた層であってもよい。 【0082】

(14)

半導体基板1において、GaN系半導体層20は、厚みが0.5µm以上25µm以下であってよく、1µm以上10µm以下であってよい。このGaN系半導体層20の厚みは、上記m面断面における、マスク部121とGaN系半導体層20との境界からGaN系半導体層20の表面までの距離であってよい。半導体基板1を用いて製造されるデバイスの用途によっては、GaN系半導体層20の厚みが、開口部120の開口幅W1よりも小さくてもよい。また、GaN系半導体層20の厚みは、マスク層12の厚みよりも小さくてもよい。 【0083】

G a N 系半導体層 2 0 は、好適な E L O 成膜条件を広い範囲で設定できる観点から、G a N 層であることが好ましい。また、G a N 系半導体層 2 0 は、I n G a N 層であっても よい。E L O を用いて I n G a N 層を横方向成膜させるためには、例えば 1 0 0 0 を下 回るような低温の温度条件で I n G a N 層の成膜を行えばよい。また、G a N 系半導体層 2 0 を I n G a N 層とする場合、マスク層 1 2 との接着強度を低減することができる。 I n G a N 層は、例えば I n 組成レベルで 1 % 以上(I n x G a 1 - x N : x > 0 . 0 1) の I n が取り込まれた層であればよい。

[0084]

本実施形態の半導体基板1を製造する過程において、詳しくは後述するが、第1部分S 1の内部にて非貫通転位D2を積極的に発生させるように、GaN系半導体層20を形成 する。本実施形態の半導体基板1におけるGaN系半導体層20は、第1部分S1と、上 記m面断面における非貫通転位D2の転位密度が第1部分S1よりも小さい第2部分S2 と、を有している(図2Bを参照)。

20

30

10

【 0 0 8 5 】 G a N 系 半導体層 2 0 は、第 1 部分 S 1 の内部における非貫通転位 D 2 の転位密度が比

較的大きい。その結果、本発明者らは、第1部分の内部応力を緩和することができ、Ga N系半導体層20を上面視したときの第1部分S1の表面において、貫通転位D1の転位 密度を低減することができると推測している。

[0086]

G a N 系半導体層 2 0 の表面における半導体デバイスが形成される領域に存在する貫通 転位 D 1 は、半導体デバイスに対して当該半導体デバイスの性能を悪化させるような影響 を与える。すなわち、本実施形態の半導体基板 1 の製造過程において、第 1 部分 S 1 にお ける非貫通転位 D 2 の転位密度が第 2 部分 S 2 における非貫通転位 D 2 の転位密度よりも 大きくなるように G a N 系半導体層 2 0 を成長させる。これにより、幅の広いマスク層 1 2 の上に G a N 系半導体層 2 0 を形成した場合であっても、第 1 部分 S 1 における広い領 域で、貫通転位 D 1 の転位密度を低減することができる。つまり、半導体基板 1 は、G a N 系半導体層 2 0 の表面における、デバイスが形成可能な高品位な低転位領域 A R 1 (図 1参照)の面積を広く確保できる。その結果、高品質な半導体デバイスを製造可能な半導 体基板 1 を提供することができる。

【0087】

また、 G a N 系半導体層 2 0 は、第 1 部分 S 1 において、 G a N 系半導体層 2 0 の上面 における転位密度は、 G a N 系半導体層 2 0 を厚み方向に切断した断面(上記m面断面) <sup>40</sup> における転位密度(非貫通転位 D 2 の転位密度)よりも小さくてよい。

【0088】

半導体基板1は、第1部分S1の表面における転位密度が低減されていることにより、 GaN系半導体層20上に形成される半導体デバイスの結晶性、特性および信頼性を向上 させることができる。

【0089】

例えば、半導体基板1は、GaN系半導体層20を厚み方向に切断した断面(上記m面 断面)における、第1部分S1の非貫通転位D2の転位密度は、5×10<sup>8</sup>/cm<sup>2</sup>以下 であってよく、1×10<sup>7</sup>/cm<sup>2</sup>以上8×10<sup>8</sup>/cm<sup>2</sup>以下であってよい。 【0090】 半導体基板1では、GaN系半導体層20の第1部分S1は、表面における転位密度( 非貫通転位D2の転位密度)が5×10<sup>6</sup>/cm<sup>2</sup>以下であることが好ましい。第1部分 S1は、GaN系半導体層20の表面において、平面視でマスク部121と重なる15µ m×15µm以上の領域であってよい。

[0091]

半導体基板1において、開口部120は長手形状を有し、第1部分S1は、平面視にお いて、開口部120の長手方向(Y軸方向)におけるサイズが100µm以上であってよ い。第1部分S1は、Y軸方向の一方の端部から他方の端部までの長さL11が100µ m以上25cm以下であってよい。

[0092]

10

20

このように、半導体基板1では、GaN系半導体層20の表面における、高品質な半導体デバイスを製造可能な領域の面積を広く確保できる。

【0093】

また、半導体基板1において、第1部分S1は、X軸方向の一方の端部から他方の端部 までの長さL12が10µm以上80µm以下であってよい。上記長さL12は、例えば 、上記m面断面のX軸方向における、(i)第1部分S1の開口部120から遠い方の端 部(端面)の位置と、(ii)マスク部121の開口部120側の側面の位置と、の距離 であってよい。マスク部121の開口部120側の側面がテーパ状の場合、上記(ii) は、当該側面におけるベース基板11から遠い方の端部の位置であってよい。

【0094】

本実施形態における半導体基板1では、GaN系半導体層20は、第2部分S2において、開口部120からGaN系半導体層20の表面まで貫通転位が延びていてよい。そのため、第2部分S2において、GaN系半導体層20の上面における転位密度(貫通転位D1の転位密度)は、GaN系半導体層20を厚み方向に切断した断面における転位密度 (非貫通転位D2の転位密度)よりも大きくなっていてよい。

[0095]

半導体基板1において、第2部分S2は、第1部分S1よりも貫通転位D1の転位密度 が高くなっていてよい。半導体基板1では、ELO法を用いて形成したGaN系半導体層 20の内部において、貫通転位D1は開口部120からGaN系半導体層20の表層に延 びるようにするとともに、第1部分S1の方に貫通転位D1が延びることを低減できる。 その結果、第1部分S1の表面における貫通転位D1の転位密度を低減できる。 【0096】

30

また、半導体基板1において、GaN系半導体層20は、GaN系半導体層20を厚み 方向に切断した断面(上記m面断面)において、GaN系半導体層20を厚み方向に貫通 する複数の貫通転位D1を有しており、複数の貫通転位D1の全ては、開口部120を通 ってよい。

【0097】

半導体基板1では、例えば、成膜条件またはマスク層12の寸法等を制御することにより、GaN系半導体層20の表面付近に発生する非貫通転位D2の密度を低減することが好ましい。本実施形態における半導体基板1では、GaN系半導体層20は、第1部分S 1において、マスク部121上に位置した第3部分S3と、第3部分S3よりもGaN系 半導体層20の表面側に位置するとともに第3部分S3よりも転位密度の小さい第4部分 S4と、を有する。上記構成によれば、第1部分S1の表面における転位密度をさらに低 減できる。

[0098]

ここで、前述のように、半導体基板1は、上記m面断面のCL像において、第1部分S 1の内部にコントラストの異なる複数の領域が見られることがある。このようなコントラ ストの違いは、不純物濃度の違いによって生じる。加速電圧を1~5kVとした比較的低 速の電子線を用いてCL測定することにより得られる高分解能のCL像にてコントラスト の違いを観察してもよい。本実施形態における半導体基板1は、成膜条件を適切に制御し

て G a N 系 半 導体層 2 0 を 成 膜 することによって、 不 純物 濃度の異なる 複数の部分を含む ように 第 1 部分 S 1 を 形成 することができる。

【0099】

本明細書において、GaN系半導体層20の不純物としては、酸素およびSiであって よい。GaN系半導体層20に取り込まれたシリコンおよび酸素はn型ドーパントとして 作用し得る。なお、GaN系半導体層20における酸素およびSiの不純物濃度は、例え ば以下のように制御し得る。すなわち、例えばマスク層12としてSiO2を使用してい る場合、GaN系半導体層20の成膜中における温度または成膜速度を調整することによ って、SiO2からGaN系半導体層20中に酸素およびSiを拡散させるとともに、酸 素およびSiの拡散量を制御することができる。

10

30

【0100】

G a N 系半導体層 2 0 における不純物濃度(単位は例えば a t o m / c m <sup>3</sup>)は、例え ば二次イオン質量分析法(S I M S)を用いて、G a N 系半導体層 2 0 を Z 軸方向(厚み 方向)に分析して定量測定することができる。

[0101]

本実施形態における半導体基板1では、GaN系半導体層20を厚み方向に切断した断面(上記m面断面)において、第1部分S1の不純物濃度は、第2部分S2の不純物濃度 よりも大きくてよい。

[0102]

本実施形態における半導体基板1では、GaN系半導体層20は、第1部分S1におい 20 て、マスク部121上に位置した第3部分S3と、第3部分S3よりもGaN系半導体層 20の表面側に位置するとともに第3部分S3よりも不純物濃度の小さい第4部分S4と 、を有していてよい。これにより、第1部分S1の表面における不純物濃度を低減するこ とができる。したがって、高品質な半導体デバイスを製造可能な半導体基板1とすること ができる。

[0103]

本実施形態における半導体基板1では、GaN系半導体層20は、第1部分S1においてGaN系半導体層20の厚み方向における第3部分S3と第4部分S4との間に位置するとともに、第3部分S3よりも不純物濃度の大きい、第5部分S5を有していてよい。 【0104】

半導体基板1において、GaN系半導体層20は、X軸方向における側面部に斜めファ セット部21を有していてもよい(図1Bおよび図2Bを参照)。この斜めファセット部 21は、GaN系半導体層20における例えば(11-22)面であってよく、第5部分 S5の端面に対応していてもよい。斜めファセット部21を有するようにGaN系半導体 層20を成膜する場合、GaN系半導体層20における、斜めファセット部21を有しな がら成長した部分が第5部分S5となっていてよい。このように成長した第5部分S5に は、不純物が比較的多く取り込まれ得る。例えば、V族原料/IIII族原料比を制御する ことによって斜めファセット部21を有するようにGaN系半導体層20を成膜できる。 【0105】

斜めファセット部21は、例えばGaN系半導体層20における(11-2)面(40 は整数)であってよい。このような斜めファセット部21を有するようにGaN系半導体 層20を形成することにより、上述の第3部分S3、第4部分S4および第5部分S5を 有するGaN系半導体層20とし易くすることができる。

[0106]

本実施形態における半導体基板1では、第1部分S1は、GaN系半導体層20の第1 部分S1の表面において、第6部分S6と、第6部分S6よりも第2部分S2側に位置す るとともに、第6部分S6よりも不純物濃度の小さい第7部分S7と、を有していてよい

【0107】

G a N 系 半 導体層 2 0 の 側 面 部 に お い て 、 マ ス ク 部 1 2 1 か ら 蒸 発 し た 不 純 物 が G a N 50

系半導体層20中に取り込まれ易い。そのため、第6部分S6は、第7部分S7よりも不 純物濃度が大きくなる。第7部分S7は、高品質な半導体デバイスを製造可能な領域とし て好適に用いることができる。

【0108】

G a N 系半導体層 2 0 は、第 1 部分 S 1 のみと重なる、電子部品形成領域 A R 1 0 を有 している。半導体基板 1 における電子部品形成領域 A R 1 0 は、広い面積が確保できると ともに、転位密度が小さく、デバイスを好適に形成できる。

【0109】

半導体基板1において、開口部120は、長手形状を有しており、GaN系半導体層2 0は、開口部120の長手方向に沿って、それぞれが第1部分S1と重なる複数の電子部 <sup>10</sup> 品形成領域AR10を有していてよい。上記構成によれば、半導体基板1を用いて、複数 の電子部品を形成できる。つまり、電子部品を容易に大量生産できる。

【 0 1 1 0 】

半導体基板1において、GaN系半導体層20は、開口部120の長手方向に交わる方向に沿って、それぞれが第1部分S1と重なる複数の電子部品形成領域AR10を有していてよい。上記構成によれば、半導体基板1を用いて、より多くの電子部品を形成することができる。

【0111】

また、半導体基板1は、GaN系半導体層20の表面に位置した転位を含む転位領域D Aをさらに有し、転位領域DAから第2部分S2の表面領域FAを差し引いた差分領域S Aは、第2部分S2の表面領域FAよりも小さくてよい。下地層111が露出している開 口部120に対応する第2部分S2の表面領域FAを狭くすることは、電子部品形成領域 AR10を広く確保することにつながる。ここで、例えば、マスク部121の幅を狭くし て、マスク部121と開口部120との周期を短くすることによれば、1枚のウエハから のデバイス(半導体デバイス)の取れ数を多くすることができる。それに対して、差分領 域SAを狭くすることによれば、上記周期が短い場合であっても、電子部品形成領域AR 10の面積を広く確保し易い。その結果、サイズの比較的大きなデバイスを製造し易くで きるため好ましい。

【0112】

半導体基板1は、転位領域DAの幅の大きさが、第2部分S2の表面領域FAの幅の大 30 きさの1.3倍以下であってよい。より大きな電子部品形成領域AR10を得るためには 、表面領域FAから拡大する転位領域DAの幅の大きさを低減することが効果的である。 大面積の電子部品形成領域AR10を得ることができれば、より高出力の発光素子を形成 すること、および、より大電力を制御できる電子素子を形成することができるため好まし い。例えば、発光素子であれば、電子部品形成領域AR10に、発光領域を形成すること がより好ましい。

【0113】

また、開口部120は、ベース基板11側の開口幅とGaN系半導体層20側の開口幅 との差が、マスク部121の厚みよりも小さくてもよい。その結果、マスク部121上に 成長するGaN系半導体層20の面積を大きく確保することができる。

【0114】

一方で、開口部120は、ベース基板11側の開口幅とGaN系半導体層20側の開口幅との差が、マスク部121の厚みよりも大きくてもよい。その結果、開口部120からマスク部121上に成長するGaN系半導体層20の品質を向上させやすくなる。 【0115】

半導体基板1は、ベース基板11の主基板110として、単結晶のSi基板を有してい てよい。これにより、異種基板である安価なSi基板を主基板110として用いて、半導 体基板1を形成することができる。これにより、半導体デバイスの製造コストを大幅に低 減することができる。

【0116】

一般に、ELO法では、GaN基板またはサファイア基板等の高価な基板上にGaN系 半導体層を形成することが多い。しかしながら、そのような高価な基板を用いる場合、製 品コストを低減することに限界がある。例えば、マイクロLEDディスプレイの価格は、 マイクロLEDチップの製造コストに大きく依存する。例えば、4KサイズのマイクロL EDディスプレイでは2400万個のLEDチップを要するためである。

(19)

[0117]

半導体基板1を用いることによれば、GaN基板またはサファイア基板上に形成したG aN系半導体層を用いてマイクロLEDチップを製造する場合に比べて、マイクロLED チップの製造コストを大幅に低減することができる。

[0118]

10

20

(半導体基板の製造方法)

以下、半導体基板1の製造方法の一例について説明する。

[0119]

まず、主基板110および下地層111を有するベース基板11を準備する(ベース基 板を準備する工程)。下地層111がA1N層を含む場合、A1N層を形成する方法は、 MOCVDに限定されず、スパッタ法等を用いてもよい。スパッタ装置を用いる場合、低 コストでテンプレート基板10を作製できる等の利点がある。

[0120]

下地層111の成膜方法は特に限定されず、公知の方法を適宜用いて主基板110上に 下地層111が形成されてよい。

[0121]

例えば、MOCVD法により、主基板110上に下地層111としてA1N層/A1。 <sub>- 6</sub> G a <sub>0 4</sub> N 層 / G a N 層の積層体を成膜する。具体的な一例の下地層 1 1 1 では、 AlN層の厚みは30nm、Al<sub>0.6</sub>Ga<sub>0.4</sub>N層の厚みは300nm、GaN層の 厚みは1~2µmであってよい。

[0122]

次いで、本実施形態における半導体基板1の製造方法では、ベース基板11上に、開口 部120およびマスク部121を有するマスク層12を形成する(マスク層を形成する工 程)。

[0123]

マスク層を形成する工程では、先ず、例えば、下地層111上に、プラズマ化学気相成 長(CVD)法またはスパッタ法などにより絶縁膜(例えばSiO,膜とSiN膜とを積 層した膜)を形成する。その後、例えば、フォトリソグラフィー法を用いてレジストを塗 布するとともにパターニングする。これにより、ストライプ状の開口部を有するレジスト を形成する。次いで、例えば、フッ酸(HF)、バッファードフッ酸(BHF)などのウ エットエッチャントを用いて、SiN×膜およびSiO×膜を部分的に除去した後、有機 洗浄を行ってレジストを除去する。これにより、ベース基板11上にマスク層12が形成 されたテンプレート基板10を得ることができる。

[0124]

具体的な一例のテンプレート基板10では、マスク層12は、SiO,膜の厚みが例え ば0.3µmであり、SiO2膜上のSiN膜の厚みが例えば70nmである。また、開 口幅W1が5µmである。マスク層12は、GaN系半導体層20の種類(成分組成)に 対応してマスク部121の材質および層構造が選択されてよい。

[0125]

また、マスク部121にはピンホールが存在し得る。そのため、成膜装置中にて一度成 膜を行った後、有機洗浄などを行い再度成膜装置に導入し、同じ膜種を成膜してもよい。 その結果、マスク層12のピンホールを低減することができる。

[0126]

以上のようにして、開口部120およびマスク部121を有するマスク層12が配され たテンプレート基板10を準備する(テンプレート基板を準備する工程)。次いで、本実 50

【0127】

半導体層を形成する工程では、マスク部121上に位置する第1部分S1と、開口部1 20上に位置する第2部分S2とを有するように、GaN系半導体層20を形成する。例 えば、テンプレート基板10をMOCVD装置に装入し、GaN系半導体層20を成膜す る。成膜条件の一例としては、例えば、主基板110にSi基板、下地層111にA1N 層とA10.2Ga0.8N/A10.8Ga0.2Nの超格子層構造40ペア、マスク 層12にSiOx膜を採用した場合に、基板温度:1120、成長圧力:50kPa、 TMG:22sccm、NH3:15slm、V/IIIE60000、の条件でGaN系半 導体層20を成長させてよい。

【0128】

具体的には、半導体層を形成する工程では、先ず、マスク層12の開口部120の部分 にイニシャル成長層(シード成長層)を形成し、その後、イニシャル成長層からGaN系 半導体層20を横方向成長させることが望ましい。このイニシャル成長層は、GaN系半 導体層20をマスク部121上に横方向成長させる際に、起点(シード)となる成長層で ある。このイニシャル成長層の端は、マスク部121の上面に乗りあがる直前(マスク部 121のテーパ形状を有する部分(側面)の途中)、または乗りあがった直後にイニシャ ル成長層の成膜を止めることが好ましい。その結果、GaN系半導体層20を横方向に成 長させる際に、高速で成長させることができる。イニシャル成長層は、例えば、2.0µ m以上3.0µm以下の高さになるように形成すればよい。

【0129】

上記のようにイニシャル成長層を成膜した後にGaN系半導体層20を横方向成長させることで、第1部分S1の内部の非貫通転位D2を多くする(表面における貫通転位D1 の転位密度を低減する)ことができる。また、第1部分S1の内部における不純物濃度の 分布を制御する(第3部分S3~第5部分S5を形成する)ことができる。なお、成膜中 の条件を適宜制御することによって、GaN系半導体層20をZ軸方向に成長させたり、 X軸方向に成長させたりする制御ができる。

【0130】

以上により、テンプレート基板10上にGaN系半導体層20が形成された半導体基板 1が得られる。

【0131】

具体的な一例のGaN系半導体層20では、横幅L20(図3に図示)は53µmであ る。開口幅W1が5µmである場合、デバイスを形成可能な第1部分S1の有効幅(長さ L12)は24µmとなる。また、GaN系半導体層20の厚み方向における、マスク部 121の表面からGaN系半導体層20の表面までの厚みは6µmであった。また、Ga N系半導体層20におけるアスペクト比は、24µm/6µm=4.0と高くなっている

。 【 0 1 3 2 】

40

10

20

30

なお、 ELO法では、Ga原子の拡散長を伸ばすことによって速い横方向成膜速度を実 現することができる。本実施形態における半導体基板1の製造方法では、半導体層を形成 する工程における成膜温度は900 以上1180 以下であればよい。半導体層を形成 する工程における成膜温度は1000 以下の比較的低温であってもよい。

【0133】

半導体層を形成する工程における成膜温度を1000 以下の比較的低温とする場合、 Ga原料ガスとしてトリエチルガリウム(TEG)を用いてもよい。TEGは、低温にお いて有機原料が効率よく分解する。そのため、ELO法によるGaN系半導体層20の速 い横方向成膜を実現することができる。

【0134】

また、例えば、GaN系半導体層20をInGaNで形成する場合、InをGaNに添加してInGaN層のGaN系半導体層20を形成するが、この場合にも、低温での成膜 を行うことが重要である。

(21)

【0135】

(その他の構成)

半導体基板1において、GaN系半導体層20は、第3部分S3にX軸方向の不純物濃度の分布があってもよい。半導体基板1において、第3部分S3は、平面視で開口部120 0に隣接する内側部と、平面視において前記内側部よりも開口部120から遠く、前記内 側部よりも不純物濃度が低い外側部とを含んでいてもよい。より詳しくは、第3部分S3 の上記外側部は、上記m面断面において、GaN系半導体層20の端面に近い方(開口部 120から遠い方)に位置している。第3部分S3の上記内側部は、開口部120に近い 方に位置して、開口部120に隣接している。上記外側部は、上記内側部よりも不純物濃 度が低くなっていてもよい。第3部分S3の不純物濃度の分布は、SIMSによって第3 部分S3をX軸方向に分析して測定することができる。第3部分S3の不純物濃度は、例 えば、GaN系半導体層20にn型ドーパントとしてSiを含める場合、GaN系半導体 層20の成膜時に、Siの供給量を制御することによって、第3部分S3に不純物濃度の 分布をもたらすことができる。

【0136】

第3部分S3では、上記外側部の方(開口部120から遠い方)が比較的低い不純物濃度となっている。そのため、第1部分S1の表面において電子部品形成領域AR10を設 20 定する位置を選択することによって、当該電子部品形成領域AR10の反対側のGaN系 半導体層20の表面における不純物濃度を変化させることもできる。

【0137】

なお、第4部分S4、第5部分S5においても、X軸方向の不純物濃度の分布があって もよい。この場合は、第4部分S4は、上記m面断面において、GaN系半導体層20の 端面に近い方(開口部120から遠い方;外側部)が、開口部120に近い方(内側部) よりも不純物濃度が低くなっていてもよい。また、第5部分S5は、上記m面断面におい て、GaN系半導体層20の端面に近い方(開口部120から遠い方;外側部)が、開口 部120に近い方(内側部)よりも不純物濃度が低くなっていてもよい。

【0138】

〔実施形態2〕

本開示の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態 にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰 り返さない。以降の実施形態においても同様である。

【0139】

本実施形態では、実施形態1に記載の半導体基板1を用いて製造される半導体デバイス について、図面を参照して説明する。

【0140】

図4は、本開示の一例におけるデバイス積層構造30を形成した半導体基板1について 説明するための断面図である。図5は、デバイス積層構造30について説明するための断 <sup>40</sup> 面図であり、図4の一部を拡大した図である。

【0141】

図4および図5に示すように、半導体基板1を用いてデバイスを作製する場合、半導体 基板1上にデバイス積層構造30を成膜する。デバイス積層構造30は、GaN系半導体 層20と、活性層31と、電子ブロッキング層32と、p型GaN系半導体層33と、を 有している。

【0142】

(デバイス積層構造がLEDの場合)

ー例として、半導体基板1の第1部分51の表面上に形成されるデバイス積層構造30 がLEDの場合について以下に説明する。この場合、活性層31は、例えば、5~6周期 <sup>50</sup>

の構造を持つMQW(Multi-Quantum Well: InGaN/GaN)である。活性層31に おけるIn組成は目的とする発光波長で異なってよく、例えば、青色(波長450nm付 近)であれば15~20%程度のIn濃度、緑色(波長530nm付近)であれば30% 程度のIn濃度に適宜設定される。

【0143】

電子ブロッキング層32は、例えばAlGaN層であり、当該AlGaN層は、一般的には15~25%程度のAl組成であり、厚みが5~25nmである。 p型GaN系半導体層33は、例えばGaN層であり、当該GaN層は、例えば厚みが0.1~0.3μm である。

[0144]

図示を省略するが、デバイス積層構造30は、p型GaN系半導体層33の表面に10 nm程度のP<sup>+</sup><sup>+</sup>層(Mgドーパントのハイドープ層)を形成してもよい。GaN系半導 体層20およびデバイス積層構造30は、MOCVD装置から取り出さずに連続して成膜 してもよい。また、半導体基板1の表面を研磨し平坦化するために、GaN系半導体層2 0を成膜後、MOCVD装置または各種成膜装置から半導体基板1を取り出し、その後、 GaN系半導体層20の表面を研磨またはCMP(Chemical mechanical polish)などに より平坦化してから、再度、半導体基板1を上記成膜装置の中に入れて、デバイス積層構 造30を成膜してもよい。

【0145】

各種成膜装置としては、スパッタ装置、リモートプラズマCVD装置(RPCVD)、 PSD(Pulse Sputter Deposition)装置などが挙げられる。リモートプラズマCVD装 置およびPSD装置などは、低温成膜が可能であるとともに水素をキャリアガスとして用 いないため、低抵抗のp型GaN系半導体層33を得ることができるため好ましい。 【0146】

なお、半導体基板1の表面を研磨またはCMPする前後で、使用する成膜装置の種類を 変更してもよい。

【0147】

G a N 系半導体層 2 0 を成膜した後、成膜装置から取り出して研磨などを行った場合、 G a N 系半導体層 2 0 と活性層 3 1 との間に、 n 型 G a N 系半導体層を挿入してもよい。 n 型 G a N 系半導体層の厚みは0.2 ~ 4 μ m 程度が適切である。 【0148】

本開示の一態様における半導体基板1を用いて、面発光デバイスを作製することも可能 である。面発光レーザデバイスを作製する場合、基本的なデバイス積層構造30はLED と類似しており、後述するデバイスプロセスが多少異なる。

【0149】

(デバイス積層構造がレーザダイオードの場合)

他の一例として、半導体基板1の第1部分S1の表面上に形成されるデバイス積層構造 がレーザダイオード(LD:Laser Diode)である場合について以下に説明する。本例のデ バイス積層構造は、先述したLEDの場合と類似しているとともに一般的なLDの構造で あってよいことから、図示をして詳細に説明することは省略する。概略的には、LDの場 合におけるデバイス積層構造は、活性層31の上下に、p型およびn型の光ガイド層が追 加される。この光ガイド層は、厚みが50nm程度、In組成3~10%程度のInGa N層である。

【 0 1 5 0 】

また、LDの場合におけるデバイス積層構造は、p型の光ガイド層、活性層31、および n型の光ガイド層を挟むように、上記p型の光ガイド層の外側にp型の光クラッド層が 追加され、上記 n型の光ガイド層の外側に n型の光クラッド層が追加される。上記光クラ ッド層としては、GaN系半導体層、AlGaN系半導体層、またはAlInGaN系半 導体層が選ばれてよい。上記p型の光クラッド層は、厚みが0.4~1.0µmであって よい。また、上記 n型の光クラッド層は、厚みが0.8~2.0µmであってよい。 10

20

(23)

[0151]

LDの場合におけるデバイス積層構造の各部は、作製したいデバイスの目的、用途によって適宜最適化してよい。

【0152】

本開示の一態様における半導体基板1を用いて、一般的なレシピ(成膜条件:例えばM OCVDの成膜レシピ)を使用してデバイス積層構造30を製造することができる。その ため、新たに成膜条件の最適化を行う必要がない。もちろん、本開示の一態様における半 導体基板1を用いて、成膜条件の最適化を行ってもよい。

【0153】

なお、上記の例に限定されず、GaN系半導体層20上には、様々なデバイス積層構造 <sup>10</sup> 30を成膜することが可能である。

【0154】

(デバイス積層構造へのデバイスプロセス)

次に、半導体基板1上に形成されたデバイス積層構造30に対してデバイスプロセスを 行う工程について説明する。半導体基板1を用いてデバイスを形成する場合、一般的なデ バイスプロセスを適用できることがメリットとなる。

【0155】

図6は、LEDを製造するデバイスプロセスの一例について説明するための図である。 以下では、説明の便宜上、半導体基板1にデバイス積層構造30を成膜し、デバイス積層 構造30の表面に電極を形成した後の状態の部材を、第1の中間デバイス50と称する。 【0156】

20

図6Aに示すように、第1の中間デバイス50は、デバイス積層構造30の表面にp型 電極部17およびn型電極部18を有している。p型電極部17は、p型のコンタクト電 極およびパッド電極を含む。n型電極部18は、n型のコンタクト電極およびパッド電極 を含む。本例における第1の中間デバイス50は、片面2電極構造(p型電極部17およ びn型電極部18の二つが片側の面に形成される構造)である。

【0157】

n型電極部18が形成される領域は、事前にフォトリソプロセスおよびドライエッチン グプロセスによってn型GaN系半導体層が露出しており、その表面にn型電極部18が 形成されている。一例では、n型電極部18は、n型のコンタクト電極としてTi/A1 電極、パッド電極としてMo/Auなどが用いられ、メッキ法などによって形成される。 【0158】

30

p型電極部17は、p型GaN系半導体層33上に形成される。一例では、p型のコン タクト電極としてAg/Ni電極などが用いられている。p型電極部17におけるAg電 極は、p型半導体層に接しており、活性層からの光を裏面に反射するための反射層の役目 を果たす。p型電極部17における電極パッドとしては、W/Auなどが用いられる。p 型電極部17は、メッキ法などによって形成される。

【0159】

上記のように、n型コンタクト電極は、ドライエッチングされて、p型コンタクト電極 よりも低い位置に形成される。そのため、n型コンタクト電極上に形成されるパッド電極 は、厚く形成され、n型電極のパッド表面の高さと、p型電極のパッド表面の高さとを同 じにしておくことが好ましい。これにより、その後のキャリア基板へのボンディングの際 の接合が非常に容易であり、キャリア基板へのボンディングを行う工程における歩留まり を高くできる。

[0160]

(剥離プロセス)

上記のように、半導体基板1上にデバイス積層構造30を成膜し、さらに、デバイス積 層構造30に対してデバイスプロセスを行った時点で、第1の中間デバイス50は機能す る。しかし、GaN系半導体を用いた発光素子では、活性層として機能するGaN系半導 体層20から発する光を異種基板(例えばシリコン基板)が吸収してしまうため、異種基

板からデバイスのチップを剥離することが好ましい。

【0161】

剥離方法は複数考えられるが、ここでは、剥離プロセスの一例として、気相エッチング 法を用いて剥離する方法について図6Bおよび図6Cを用いて説明する。

【0162】

本開示の一態様における半導体基板1では、GaN系半導体層20とベース基板11と は、開口部120において化学結合している。そのため、GaN系半導体層20における 平面視において開口部120と重なる部分と、GaN系半導体層GaN系半導体層20と ベース基板11(下地層111)との結合部を気相エッチングにより除去する。これによ り、GaN系半導体層20およびデバイス積層構造30を容易にテンプレート基板10か ら剥離することができる。

【0163】

図 6 B は、図 6 A に示す第 1 の中間デバイス 5 0 についてエッチング処理を行った後の 第 2 の中間デバイス 5 1 の様子を模式的に示す断面図である。

【0164】

図6Bに示すように、開口部120の上方におけるGaN系半導体層20およびデバイ ス積層構造30の部分を気相エッチングにより掘り込む。このとき、少なくともマスク部 121の一部が露出するように、開口部120上のGaN系半導体層20をエッチングす る。つまり、エッチング深さとしては、GaN系半導体層20の厚みより深くエッチング することが好ましい。また、開口部の幅W1よりもエッチング領域の上部の開口幅」が広 くなる(W1<J)ように掘り込むことが好ましい。これにより、開口部120における GaN系半導体層20とベース基板11との結合部も気相エッチングにより除去される。 【0165】

20

10

G a N 系半導体層 2 0 と、デバイス積層構造 3 0 と、 1 つの p 型電極部 1 7 と、 1 つの n 型電極部 1 8 と、を含む一つのユニットを発光素子 4 0 と称する。

【0166】

図6Cは、スタンプ55を用いて発光素子40をマスク部121から剥離する様子を示 す断面図である。

【0167】

図6Cに示すように、スタンプ55を用いて、発光素子40をマスク部121上から容 30 易に剥離することができる。スタンプ55は、粘弾性エラストマースタンプ、PDMS(P olydimethylsiloxane)スタンプ、または、静電接着スタンプ等であってよい。このように 、マスク部121上から発光素子40を直接剥離できることは、工業的に、コストおよび スループット等の面で非常に大きな利点を有する。

【0168】

剥離して得られた発光素子40(例えばマイクロLED素子)の表面について、CL法 により欠陥状態を測定したところ、発光素子40の発光領域において、暗点および暗線は 観測されなかった。

【0169】

(回路基板上への実装)

40

ベース基板11から分離された発光素子40を電気配線された実装基板へ転写実装する 方法について説明する。ここでは、マイクロLEDディスプレイを例に説明する。 【0170】

スタンプ等の有する接着力によって、選択的に剥離された発光素子(LED)40は、 ー旦、別の中間プレート(図示省略)に配置される。発光素子40は、再転写されること により上下を逆転させて、フリップチップで回路基板上に実装される。図7は、発光素子 40をフリップチップにより回路基板201上に実装した構成例を示す断面図である。 【0171】

図 7 に示すように、反射層 2 0 2 が表面に形成された回路基板 2 0 1 (例えば T F T 基 板)を用いて、回路基板 2 0 1 の上層に、チップを保持するための粘着層 2 0 3 と、 p 型 用配線電極204とn型用配線電極205とを配置する。このような回路基板201に発 光素子40をフリップチップ実装する。これにより発光素子40と回路基板201とを電 気的に接続する。

【0172】

図8は、発光素子40が回路基板201に実装されたマイクロLEDディスプレイの一部を示した図である。図8に示すように、マイクロLEDディスプレイを作製する場合には、青色(B)、緑色(G)、赤色(R)で発光するLEDチップを回路基板201に実装する。そのため、RGBそれぞれのLEDチップを個別の半導体基板1に作製する。上述のようにRGBそれぞれの発光素子40を製造し、発光素子40を回路基板201に実装する。ディスプレイサイズにしたがってこれらの作業を繰り返すことによって、マイクロLEDディスプレイを作製することができる。

【0173】

なお、上記の例では、マイクロLED素子およびマイクロLEDディスプレイを例示し て説明したが、半導体基板1を用いて、例えば、ファブリペロータイプのレーザおよび面 発光レーザ(VCSEL)を作製することもできる。

【0174】

上述のように、半導体基板1を用いて、発光素子40等の各種電子部品を製造すること ができる。半導体基板1を備える電子部品としては、例えば、LED、レーザ等の光半導 体素子が挙げられる。また、そのような電子部品を備える電子機器も本開示の範疇に入る 。この電子機器としては、携帯型情報端末、ディスプレイ(テレビ等)、プロジェクタ、 等が挙げられる。

20

10

〔実施形態3〕

本開示の他の実施形態について、図9を参照して以下に説明する。図9は、GaN系半 導体層20の横方向成長の一例を示す断面図である。

【0176】

[0175]

本実施形態では、複数の開口部120を有するマスク層12Aを用いてGaN系半導体 層20を成膜する例について説明するが、これに限定されない。他の実施形態においても 同様にGaN系半導体層20が成膜されてよい。

【0177】

30

マスク層12の開口部120にて露出する下地層111の部分をシード部112と称する。GaN系半導体層20は、シード部112を起点として、ELO法によって形成される。

【0178】

図9に示すように、開口部120と重なるシード部112上に、イニシャル成長層SL を形成し、その後、イニシャル成長層SLからGaN系半導体層20を横方向成長させる ことが望ましい。イニシャル成長層SLは、GaN系半導体層20の横方向成長の起点と なる。

【0179】

GaN系半導体層20の成膜においては、イニシャル成長層SLのエッジが、マスク部 121の上面に乗りあがる直前(マスク部121の側面上端に接している段階)、または マスク部121の上面に乗り上がった直後のタイミングでイニシャル成長層SLの成膜を 止める(すなわち、このタイミングで、ELO成膜条件を、c軸方向成膜条件からa軸方 向成膜条件に切り替える)ことが好ましい。こうすれば、イニシャル成長層SLがマスク 部121からわずかに突出している状態から横方向成膜を行なうため、GaN系半導体層 20の厚み方向への成長に材料が消費されることを低減し、効果的にGaN系半導体層2 のを高速で横方向成長させることができる。イニシャル成長層SLは、例えば、2.0μ m以上3.0μm以下の厚さに形成すればよい。

【0180】

図 9 のようにイニシャル成長層 SLを成膜した後に GaN 系半導体層 20 を横方向成長 50

させることで、第1部分S1内部の非貫通転位を多くする(第1部分S1表面における貫 通転位密度を低減する)ことができる。また、第1部分S1内部における不純物濃度(例 えば、シリコン、酸素)の分布を制御することができる。なお、GaN系半導体層20の 成膜中の条件を適宜制御することによって、GaN系半導体層20をZ方向(c軸方向) に成長させたり、X方向(a軸方向)に成長させたりする制御が可能である。 【0181】

図9に示すように、本実施形態における半導体基板1では、GaN系半導体層20の第 1部分S1が、平面視において、開口部120とマスク部121の中央125との間に位 置している。また、本実施形態における半導体基板1では、GaN系半導体層20は、マ スク部121上にエッジ面20eを有している。

【0182】

なお、複数のGaN系半導体層20を形成した後に、GaN系半導体層20の表面を研 磨またはCMPしてもよい(より詳しくは、後述の実施形態4を参照)。これにより、G aN系半導体層20の表面の平坦性を改善し、GaN系半導体層20の表面における高さ の面内分布を改善することができる。その結果、これにより、デバイス積層構造30を形 成する際の各層の面内分布が抑制され、歩留まりを効果的に改善できる。なお、GaN系 半導体層20の表面を研磨する場合には、開口部120の開口幅W1が0.1µm以上で あってもよい。

【0183】

〔実施形態4〕

本開示の他の実施形態について、以下に説明する。

【0184】

実施形態1に記載の半導体基板1では、1つの開口部120から成長した単個のGaN 系半導体層20を有する半導体基板1について説明した。これに対して、本実施形態では 、複数の開口部120を有するマスク層12Aを用いて成膜することにより、複数のGa N系半導体層20が会合して形成されたGaN系半導体層20Aを有する半導体基板1A について説明する。

[0185]

図10は、本実施形態における半導体基板1Aについて説明するための図である。

[0186]

図10Aに示すように、先ず、ベース基板11上にマスク層12Aを形成することによ リテンプレート基板10Aを作製する。マスク層12Aは複数の開口部120を有してい る。マスク層12Aは、ベース基板11上に形成された、複数のマスク部121、および マスク部121の間に設けられたスリット形状の複数の開口部120を有している。つま り、マスク層12Aは、複数のマスク部121がストライプ状に設けられていてもよい。 【0187】

マスク層12Aは、例えば、1つのマスク部121におけるX軸方向の長さ(すなわち マスク幅L31)が25µm以上200µm以下であってよい。言い換えると、マスク層 12Aは、例えば、複数の開口部120のX軸方向におけるピッチが25µm以上200 µm以下であってよい。

**[**0188**]** 

マスク層12Aは、開口部120の開口幅W1が0.5µm以上20µm以下であって よく、1µm以上5µm以下であってもよい。マスク層12Aは、例えば、開口幅W1が 6~7µmであってよく、3~5µmであってよい。

[0189]

具体的な一例では、マスク部121の幅L31は50µmであり、開口部120の開口 幅W1は5µmであるが、これに限定されるものではない。

【0190】

図10Bに示すように、テンプレート基板10A上に、GaN系半導体層20を成膜させる。このとき、複数の開口部120のそれぞれにおいて露出している下地層111の表

10

20

30

面(シード部112;図9参照)を起点として、複数のGaN系半導体層20が成長する。 複数のGaN系半導体層20のそれぞれが成長することにより、或る開口部120から 横方向成長したGaN系半導体層20と、当該開口部120の隣の開口部120から横方 向成長した別のGaN系半導体層20とが会合する。これにより、テンプレート基板10 A上に、マスク層12Aを覆う一体のGaN系半導体層20Aが形成され、半導体基板1 Aが製造される。

(27)

【0191】

図10Cに示すように、半導体基板1Aは、隣り合うGaN系半導体層20が互いに会合して形成されたGaN系半導体層20Aを有している。GaN系半導体層20Aは、第1部分S1に隣接する会合部25を有する。GaN系半導体層20Aは、マスク部121 上にエッジ面20e(図9参照)を有さない一体形状であり、平面視でマスク部121の 中央125と重なる空隙(中空部)60を含む。半導体基板1Aは、GaN系半導体層2 0Aにおける会合部25に空隙(Void)60が形成されるように、成膜条件、マスク幅な どを制御して製造されたものである。半導体基板1Aにおいて、第1部分S1は、平面視 における開口部120と空隙60との間に位置する。

【0192】

空隙60は、GaN系半導体層20とマスク部121との間において、マスク部121 の表面上に位置している。空隙60の形状は、断面視において三角形状に近く、マスク部 121の表面側に広がる形状となっている。換言すれば、空隙60は、マスク部121の 表面に近づく方向に向けて幅広となる形状である。このような三角形状の空隙60を会合 部25に形成することは、GaN系半導体層20Aの内部応力を大幅に低減する効果があ る。空隙60は、Y軸方向に延びており、角錐状であるとも言える。

20

10

【0193】

通常、マスク部121に用いられる材質(SiO<sub>2</sub>またはSiN)の熱膨張係数はGaN系半導体に比べて小さい。そのため、1000 程度の成膜温度にてGaN系半導体層20Aを成膜した後、室温に降温する際に、GaN系半導体層20Aは、マスク部121との熱膨張係数の違いからクラックが生じることがある。

【0194】

これに対して、三角形状の空隙60を形成するように会合させてGaN系半導体層20 Aを形成すると、上記のようなクラックの発生する可能性を効果的に低減することができ る。図10Cに示すように、空隙60の幅はV1で表記しており、また空隙60の高さは V2で表記している。また、空隙60の頂部から、GaN系半導体層20の表面までの距 離はL40としている。

[0195]

また、図10Cに示すように、半導体基板1Aは、空隙60の上方におけるGaN系半 導体層20Aの表面に、浅いくぼみ(凹部)pを含んでいてもよい。くぼみpの深さは、 10nm以上200nm以下であってよい。くぼみpは、平面視で、空隙60と重なるよ うに位置していてもよく、すなわち、くぼみpが形成される直下には空隙60が存在して いてもよい。空隙60がGaN系半導体層20Aの内部応力を緩和していることにより、 くぼみpが形成されると考えられる。そのため、半導体基板1Aは、GaN系半導体層2 0Aの表面にくぼみpが形成されていることが好ましい。

【0196】

空隙60の高さV2は、1µm以上あれば、有効にGaN系半導体層20Aの内部応力 を緩和することができるため好ましい。また空隙60の幅V1(断面視において、マスク 部121上にGaN系半導体層20が形成されていない領域の幅)は、1µm以上が好ま しく、より好ましくは2µm以上である。

【0197】

G a N 系半導体層 2 0 A の成膜条件によっては、空隙 6 0 の高さ V 2 は、隣り合うG a N 系半導体層 2 0 が会合した時のG a N 系半導体層 2 0 の厚みに対応する。空隙 6 0 の高さ V 2 を 1 5 μ m 以下に低くするように、マスク部 1 2 1 のマスク幅または成膜条件を調

整することが好ましい。これは、隣り合うGaN系半導体層20が会合した時のGaN系 半導体層20の厚みが15µmを超えると、2つのGaN系半導体層20が近づいた際、 2つのGaN系半導体層20の間への成膜原料の供給が不足することがあり、この場合、 2つのGaN系半導体層20が互いに会合しないことがあるためである。 【0198】

また、マスク部121のマスク幅L31が25μmより大きいマスク層12Aが形成されたテンプレート基板10Aを用いた場合、隣り合うGaN系半導体層20が会合した時のGaN系半導体層20の厚みを13μm以下とする場合には、更にメリットがある。このことについて以下に説明する。

【0199】

10

20

図 1 1 は、半導体基板 1 A における G a N 系 半導体層 2 0 の成膜時の様子について説明 するための図である。

【0200】

図11Aに示すように、例えば、隣り合うGaN系半導体層20の厚みが大きくなると 、それらのGaN系半導体層20の厚みが互いに異なり得る。これは、マスク層12Aと して幅広のマスクを用いる場合に問題になりやすい。これは、GaN系半導体層20の横 方向に成膜する距離が長くなるためである。

[0201]

隣り合うGaN系半導体層20の厚みが互いに異なる場合、高さギャップGが生じることがある。この場合、GaN系半導体層20Aは、隣り合うGaN系半導体層20を会合させると、高さギャップGを埋めるように成膜が進展して形成される。GaN系半導体層20Aは、隣り合うGaN系半導体層20の会合部分(会合部25)に、上述した空隙60と、会合時に発生した欠陥を多く含む欠陥集中部70とが形成される。欠陥集中部70 は、図3の第1部分S1に含めないこととする。

[0202]

ここで、高さギャップGが大きければ大きいほど、会合後に成長したGaN系半導体層20Aの会合部25に形成される欠陥集中部70の幅(図11Cに示すW2)が大きくなることが分かった。そして、空隙60の高さV2を13µm以下とした場合には、この高さギャップGを小さく制御することができるとともに、欠陥集中部70の幅W2を10µm以下に抑えることができることが分かった。欠陥集中部70の幅W2を10µm以下に抑えることによれば、デバイスを形成可能な第1部分S1の有効幅fを広くとることができる。その結果、デバイス作製において歩留まりを改善できる。

30

以上のような半導体基板1Aは、前記実施形態1と同様に、デバイスが形成可能な高品 位な低転位領域AR1(図1参照)の面積を広く確保できる。その結果、高品質な半導体 デバイスを製造可能な半導体基板1Aを提供することができる。

【0204】

(研磨について)

上述のように、高さギャップGが発生すると、GaN系半導体層20Aの表面形態が悪化し得る。また、高さギャップGが大きすぎると、高さギャップGに起因するGaN系半 40 導体層20Aの表面の段差を、その後の活性層などの成膜によって埋めきれない場合もある。

[0205]

そのため、 G a N 系半導体層 2 0 A の表面を研磨または C M P してもよい。これにより、 G a N 系半導体層 2 0 A の表面の平坦性を改善し、 G a N 系半導体層 2 0 A の表面における高さの面内分布を改善することができる。

【0206】

また、高さギャップGが存在した状態でGaN系半導体層20が会合した場合、欠陥集 中部70の幅W2は、空隙60の頂部からGaN系半導体層20Aの表面までの厚み(距 離L40、図10C参照)と相関がある。GaN系半導体層20の会合直後から、欠陥集 中部70の幅W2は拡大していく。そのため、上記距離L40は、12µm以下であって もよいし、6µm以下でもよい。研磨またはCMPすることによれば、上記距離L40を 小さくできる。

【 0 2 0 7 】

G a N 系半導体層20 A を研磨する場合、研磨する厚みM は、M > h (半導体基板1A における厚みの最も薄いG a N 系半導体層20と、厚みの最も厚いG a N 系半導体層20 との厚みの差をhと定義する)であることが好ましい。また、プロセス尤度を確保する観点から、M > (h + 0.2) μ m であることが好ましい。これにより、表面高さが均一な 半導体基板1Aを得ることができる。

[0208]

G a N 系半導体層20 A の研磨は、例えば、ラッピング研磨やバフ研磨であればよい。 この場合、研磨剤は、例えば、コロイダルシリカまたは酸化材、あるいはこれらの混合物 を含んでいてもよい。例えば、研磨剤にコロイダルシリカと酸化材との混合物を使用した 場合、G a N 系半導体層20 A の表面層(表層)のごくわずか数 を酸化,変質層を形成 し,砥粒の機械的作用で除去することができ、研磨時間を短縮することができる。 【0209】

また、研磨により、 G a N 系半導体層 2 0 A の表面を削ったり、溶解したりすることに よって、 G a N 系半導体層 2 0 A の表面を平坦化してもよい。

【 0 2 1 0 】

また、研磨技術としては、CARE(Catalyst Surface Refer <sup>20</sup> red Etching)法と呼ばれる研磨方法を使用してもよい。CARE法を採用す る場合、2つ工程によってGaN系半導体の表面を平坦化することができる。 【0211】

この場合、まず、光電気化学反応を利用して、GaN系半導体層20Aの表面を研磨す る。具体的には、例えば、表面にSiO<sub>2</sub>を蒸着した触媒パッド、研磨中に紫外光源(H g-Xe光源:GaNのバンドギャップより短い波長の光)を透過可能な石英製の研磨テ ーブルを使用して、上記紫外光を照射しながらGaN系半導体層20Aを研磨する。Ga N系半導体20Aのバンドギャップより短い波長の光照射により、スラリー中に含まれる H<sub>2</sub>OやO<sub>2</sub>の酸化種によりGaN系半導体層20Aの表面の酸化を促進する。すなわち 、例えば、表面にGa<sub>2</sub>O<sub>3</sub>等が形成され、研磨液が酸性や塩基性であるとGa<sub>2</sub>O<sub>3</sub>が イオン化して溶解してしまう。これにより、徐々にGaN系半導体表面を研磨し平坦化し ていく。なお、この工程では、GaN系半導体層20Aが正電位になる様に2.5Vの電 圧を印可してもよい。

【0212】

次いで、貴金属触媒による酸化作用を利用して、GaN系半導体層20Aの表面を研磨 する。具体的には、例えば、表面にPt膜が成膜された触媒パッドを使用してGaN系半 導体層20Aの研磨を行なう。その結果、GaN系半導体層20Aの表面からPtに電子 の移動が起こり、GaN系半導体層20Aの表面の価電子帯に正孔が生成され、この正孔 と水分子が反応することで、GaN系半導体層20Aの表面が酸化される。そして、この 表面酸化膜がイオン化して除去されることで、GaN系半導体層20Aの表面を研磨する ことができる。

40

30

10

〔実施形態5〕

本開示の実施形態5における半導体基板では、主基板110にシリコン基板を用いて、 GaN系半導体層20としてInGaN層を形成した。その結果、実施形態5における半 導体基板は、疑似InGaN基板として用いることができる。すなわち、実施形態5にお ける半導体基板のGaN系半導体層20を疑似基板として用いて、デバイス積層構造を形 成することができる。なお、InGaN層のIn濃度は、例えば3~5%であればよい。 【0214】

G a N 系半導体層 2 0 が会合していない場合、主基板 1 1 0 (異種基板)の影響は開口 50

部120上のGaN系半導体層20にしか伝わらない。そのため、あたかもInGaN基 板上に成膜するかのようにデバイス積層構造を形成することができる。その結果、長波長 発光素子が有する高組成In(In組成25%以上の領域)では、半導体基板からの応力 が低減する。したがって、欠陥の発生を低減して、高品質な活性層をGaN系半導体層2 0上に形成することができる。

【0215】

上記の構成を有する場合、InGaN層をGaN系半導体層20とする本実施形態の半 導体基板を用いて、緑色(530nm)半導体レーザ、赤色LED(610-630nm) )を高効率に作製することができる。

[0216]

10

20

30

本実施形態の半導体基板において、GaN系半導体層20は、会合していてもよく、会合していなくてもよい。

【0217】

(製造方法および製造装置)

以上に説明したような本開示の一実施形態における半導体基板を製造する方法およびその製造装置について、図12および図13を用いて以下に説明する。

【0218】

図12に示すように、本開示の一実施形態における半導体基板1・1Aの製造方法は、 テンプレート基板10・10Aを準備する工程ST1と、GaN系半導体層20・20A 形成する工程ST2と、を含んでよい。

[0219]

上記工程ST1では、ベース基板11と、ベース基板11よりも上層に位置するととも に、開口部120およびマスク部121を有するマスク層12・12Aとを含むテンプレ ート基板10・10Aを準備する。

[0220]

上記工程ST2では、マスク部121上に位置する第1部分S1と、開口部120上に 位置する第2部分S2とを、第2部分S2を厚み方向に切断した断面における非貫通転位 D2の転位密度が、第1部分S1を厚み方向に切断した断面における非貫通転位D2の転 位密度よりも小さくなるように、形成する。

【0221】

半導体基板1・1Aは、例えば図13に記載の半導体基板の製造装置80で作製することができる。半導体基板の製造装置80は、少なくとも、半導体層形成部85と、制御部87とを含む。

[0222]

半導体層形成部85は、テンプレート基板10・10A上に、第1部分S1と第2部分 S2とを、第2部分S2を厚み方向に切断した断面における非貫通転位D2の転位密度が 、第1部分S1を厚み方向に切断した断面における非貫通転位D2の転位密度よりも小さ くなるように、形成する。制御部87は、半導体層形成部85を制御する。 【0223】

半導体層形成部85はMOCVD装置を含んでいてもよく、制御部87がプロセッサお よびメモリを含んでいてもよい。制御部87は、例えば、内蔵メモリ、接続可能な通信装 置、または接続可能なネットワーク上に格納されたプログラムを実行することで半導体層 形成部85を制御する構成でもよく、このプログラムも本実施形態に含まれる。半導体基 板の製造装置80は、主基板110上に下地層111およびマスク層12を形成する工程 を行うテンプレート基板形成部、GaN系半導体層20上にデバイス積層構造30を形成 する工程を行う積層構造形成部等を含んでいてもよい。さらに、素子剥離の工程を行う半 導体デバイス製造装置を構成することもできる。半導体デバイス製造装置は素子分離の工 程を行ってもよい。半導体デバイス製造装置が半導体基板の製造装置80を含んでいても よい。

[0224]

〔附記事項〕

以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しか し、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開 示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞ れ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発 明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修 正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示 の範囲に含まれることに留意されたい。

【符号の説明】

- 【0225】
  - 1、1A 半導体基板
  - 10、10A テンプレート基板
  - 11 ベース基板
- 110 主基板
- 111 下地層(半導体膜)
- 12 マスク層
- 120 開口部
- 121 マスク部
- 20 GaN系半導体層(半導体層)
- 40 発光素子
- AR10 電子部品形成領域
- S 1 第1部分
- S 2 第 2 部 分
- S 3 第 3 部 分
- S 4 第 4 部 分
- S 5 第 5 部 分
- S 6 第 6 部 分
- S 7 第 7 部 分
- 【要約】

【課題】高品質な半導体デバイスを製造可能な半導体基板を提供する。 【解決手段】半導体基板(1)は、ベース基板(11)と、開口部(120)およびマス ク部(121)を有するマスク層(12)と、GaN系半導体を含むGaN系半導体層( 20)とを備えている。GaN系半導体層(20)は、マスク部(121)上に位置して いる第1部分(S1)と、開口部(120)上に位置しているとともに、GaN系半導体 層(20)を厚み方向に切断した断面における非貫通転位の転位密度が第1部分(S1) よりも小さい第2部分(S2)と、を有している。

【選択図】図3

20

10







【図2A】



【図2B】









【図5】

















【図7】

【図8】

203

202 201



【図9】









【図10A】

図 10A



12A

11 { 111 110

Z 个

S1, L40

121



【図10B】



【図11A】

>x



図 11A

図 10C

20A

121

60 125 W1

∫<sup>1A</sup>

0A





【図12】













【図13】

図 13



フロントページの続き

- (72)発明者 林 雄一郎 京都府京都市伏見区竹田鳥羽殿町6番地 京セラ株式会社内
- (72)発明者 小林 敏洋 京都府京都市伏見区竹田鳥羽殿町6番地 京セラ株式会社内

## 審査官 内藤 康彰

(56)参考文献 特開2001-230410(JP,A) 特開2000-349338(JP,A) 特開2003-183100(JP,A) 特開2006-066496(JP,A)

(58)調査した分野(Int.Cl., D B 名)

C 3 0 B 1 / 0 0 - 3 5 / 0 0 H 0 1 L 2 1 / 3 1 H 0 1 L 3 3 / 2 2 H 0 1 L 3 3 / 3 2