CPCOREはセラミック多層基板技術と有機多層基板技術双方の長所を活かし、全層スタックド ビアで175ミクロンピッチの配線にも対応しています。CPCOREは、セラミック多層基板同様に設計自由度が高く、電気特性を配慮した設計が可能であり、 SERDESインターフェイスをもつLSIなど高速信号の伝送が求められる半導体パッケージに適しています。
<イメージ図>
※7層構造の場合
<断面写真>
※21層構造の場合
項目 | 仕様 (Unit: μm) |
Layer Structure | 3 to 25 Layers |
Line Width / Space | 30 / 30 |
Via Hole / Land Diameter | 100 / 170 (Standard Rule) 85 / 145 (Advanced Rule) |
Flip Chip Pad Pitch | 175 |
Via Pitch | 175 |
記載の数値は予告無く変更になる場合があります。
安定した特性インピーダンスコントロールを実現しており、通信用途の高速伝送デバイスに最適です。10GHzの高周波設計も可能であり、ギガビット伝送が求められる半導体パッケージに対応しています。
差動ペアラインでの設計事例 (Zdeff=100Ω)
リターンロス -29.9dB@12.5GHz
インサーションロス -2.17dB@12.5GHz
注記)製品の設計仕様により、実際の特性は大きく異なる場合がございます。